<u id="za1gq"></u>

<i id="za1gq"><video id="za1gq"><input id="za1gq"></input></video></i>
<i id="za1gq"><video id="za1gq"><ins id="za1gq"></ins></video></i>
<u id="za1gq"></u>

<u id="za1gq"></u>

 
您好~歡迎光臨珠海市中芯集成電路有限公司網站~

珠海市中芯集成電路有限公司
咨詢熱線:

0756-8632035

CHNCHIP ENGINEERING CO.,LTD.
CUSTOMER      

以客戶為中心  

quality
以質量求生存 
SERVICE
 以服務求發展

       新聞動態
           NEWS
<<返回首頁
    您的位置:
一文了解芯片生產制造流程(二)
來源:公眾號【IC男奮斗史】 | 作者: IC男奮斗史 | 發布時間: 2022-03-18 | 4738 次瀏覽 | 分享到:

本文主要介紹芯片后道封測流程。

芯片封裝

芯片封裝的流程也很復雜,通常也需要經歷幾十甚至上百道工序,這里我主要給大家介紹下其中的一些關鍵環節。

 

 

封裝的第一道核心工序是晶圓切割,切割之前通常會按要求對晶圓背部進行打磨(backgrind),使其達到封裝需要的厚度。

 

然后再把晶圓按照die的大小進行切割,切割過程中會用純水一邊清洗一邊降溫,切割完成后晶圓上的每一顆die就會獨立出來。

 

最后再根據CP測試輸出的Inkless Map把晶圓上CP測試pass的die取出來去做封裝。

 

對于不同的封裝形式,接下來的流程都不盡相同。這里我們以FCBGA和QFP為例,給大家做簡單敘述。

 

對于FCBGA封裝,接下來我們會把基板、die和金屬散熱片堆疊在一起,就形成了通常我們看到的FCBGA芯片的樣子?;逑喈斢谝粋€底座,為die提供電氣與機械界面。金屬散熱片主要負責die的散熱,同時也和基板一起對內部的die起保護作用。

 

對于傳統的QFP封裝,接下來我們會把die放到引腳框架(leadframe)里邊,leadframe通常是矩形結構,可以同時放置多個die。

 

然后再對每一個die進行打線(wire bonding),將die內部的pad引出到leadframe的引腳上,使內部的die到外部的引腳建立電氣連接。接下來再給leadframe中每一個放die的位置灌入塑封材料,使die密封在內部。

 

最后再把leadframe按照每一個die位置切開,并把引腳壓彎,這樣QFP封裝的芯片就成型了。

 

芯片封裝是溝通芯片內部世界與外部電路的橋梁,同時還可以起到安放、固定、密封、保護芯片和增強電熱性能的作用,是半導體制造業的核心技術。芯片封裝就好比給芯片穿上外套,不同形式的封裝代表不同樣式的外套,使用環境各不相同,價格也各不相同。

 

而且隨著摩爾定律逐漸接近極限,未來半導體集成度提高的方向很可能會往封裝方面發展,2.5D/3D封裝技術也是目前半導體行業最前沿最熱門的研究領域之一。

 

了解芯片封裝流程對于從事芯片封裝相關的崗位來說是很有必要的,尤其是封測廠技術人員,或者芯片研發團隊的封裝相關崗位如產品工程師、封裝設計工程師、封裝NPI工程師等,都屬于必備技能。

FT測試

FT是Final Test的縮寫,通常是芯片出貨前的最后一道測試。FT測試屬于芯片級測試,是通過測試板(Loadboard)和測試插座(Socket)使自動化測試設備(ATE)到封裝后的芯片之間建立電氣連接。FT測試的目的是篩選出滿足設計規格的產品賣給客戶。

 

 

FT測試需要的硬件設備包括測試板、測試插座、ATE測試機臺、Handler以及Change Kit。其中Handler也稱為自動化分類機,是用來實現FT測試自動化的設備,Change Kit屬于Handler的配套治具。

 

測試工程師需要基于ATE測試平臺開發FT測試程序,內容通常包括電氣連接性測試、功能測試和參數測試等。程序會根據測試結果Pass或者Fail進行物理分Bin,也就是說把pass和fail芯片物理上分到不同的容器中。

 

這里我們也會把不同類型的Fail芯片分到不同的物理容器中,方便對特定類型的fail芯片進行分析或者重測。

 

FT測試結果也是以良率的形式進行統計,FT良率就是指pass芯片占測試芯片總數的百分比。FT測試是保證芯片質量的最后一道關卡,也是芯片測試階段最重要的環節。

 

理想的FT測試程序是100%覆蓋率,也就是說所有的測試項目全部放在FT測試階段。但是這樣做的成本是非常高的。

 

首先,FT測試Fail損失的是封裝后的芯片,包含了封裝的成本。其次,較高的測試覆蓋率需要更多的ATE測試資源,也就意味著FT測試并行度會降低,這樣會增加測試成本。兩個site并行測試比一個site單獨測試肯定要劃算。所以,需要將FT測試與CP測試綜合考慮才能找到相對優化的測試方案。

 

例如,有一些對封裝不敏感的測試項,我們就放在CP測,FT不測;有一些跟封裝關系特別密切的測試項,我們就可以放在FT測,CP不測??傊?,芯片測試(CP和FT)是一個整體,需要綜合考量,找到較好的測試方案。

SLT測試

SLT是System Level Test的縮寫,SLT測試屬于板級或系統級測試,也是通過測試板和測試插座使測試主機到封裝后的芯片之間建立電氣連接。SLT測試的目的是提高產品板生產良率,減少產品板生產成本。

 

通常,半導體公司如果直接出售芯片一般不需要做SLT測試,FT測試完成后就可以直接出貨給客戶。但是有很多半導體企業都是出售搭載芯片的產品板給客戶,或者像Intel處理器這樣功能相對固定的芯片,需要在FT測試之后再加一道SLT測試。

 

 

SLT測試需要的硬件設備包括測試板、測試插座、Handler、Change Kit以及測試主機與連接線等。

 

SLT測試屬于定制化測試,軟件部分靈活度比較高,不需要基于自動化測試平臺開發,完全由測試工程師自主開發。

 

SLT測試內容通常包括芯片功能測試、高速接口測試以及DDR內存相關的測試等。與FT測試相同,程序會根據測試結果Pass或者Fail對芯片進行物理分Bin。

 

SLT測試結果也是以良率的形式進行統計,SLT良率就是指pass芯片占測試芯片總數的百分比。

 

從目前半導體發展的趨勢看,在5G、物聯網和人工智能的大力發展與推動下,專用型芯片已經逐漸成為未來的主流形式。相應的,SLT測試在芯片測試領域的受重視程度也越來越高。在不久的將來,SLT測試很可能將會成為芯片測試中最重要的環節。

 

了解FT測試和SLT測試對于從事半導體封裝測試相關的崗位比較重要,尤其是封測廠如日月光、安靠、長電等測試相關的技術人員,或者芯片研發團隊的量產相關崗位如產品工程師、測試工程師等,都屬于必備的基礎知識。

 

花了這么多時間,終于把芯片生產測試流程給大家講清楚了。希望我講的內容能讓大家對芯片的生產測試流程有一些了解,知道芯片是怎么來的。如果你正在或者將來從事半導體行業,希望這些內容能夠幫助到你。

 

全文完。




源文地址:https://mp.weixin.qq.com/s/RaAD8EAAHmNk78dOYENPPw

版權聲明: 本站內容除原創文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯系電話:0756-8632035;郵箱:zhcce@chnchip.com.cn。


珠海市中芯集成電路有限公司是一家專業從事集成電路后序加工的高科技電子公司,可以為客戶提供晶圓測試(wafer testing)、晶圓切割Dicing Saw(半切及貼膜全切) 、晶圓研磨減?。╳afer back grinding)、成品測試及tcp/cof/cob封裝等全方位的服務。公司是中國半導體行業協會會員,珠海市軟件行業協會副會長單位,獲授國家高新技術企業,廣東省“守合同重信用”企業,通過ISO 9001:2008和ISO 9001:2015體系認證。中芯的行為準則是“以客戶為中心,以質量求生存,以服務求發展!”,希望通過我們的專業程度和不懈的努力,為客戶提供低成本、高品質的產品。


亚洲av不卡一区二区三区_国产激情A∨在线视频播放_91亚洲视频图片在线_亚洲人成人毛片无遮挡